


PROGRAMABILNA LOGIČNA VEZJA

Milan Čurkovič



- ◆ Uvod
- ◆ Klasičen pristop
- ◆ Programabilna logična vezja
- ◆ Primeri uporabe



Uvod

- ◆ Načrtovanje logičnih vezij

- Relejska vezja
- Standardna TTL, CMOS ... vezja
- Programske rešitve (procesorji, PLC)
- Hibridna vezja
- Programabilna logična vezja


Klasičen pristop

- ◆ Zasnova vezja
- ◆ Izdelava načrtov
- ◆ Nabava komponent in izdelava naprave
- ◆ Testiranje


V primeru napak ali spremenjenih zahtev
je potrebno ponoviti vse korake!

Programabilna logična vezja


- ◆ PAL (FUSES)
- ◆ GAL (EEPROM)
- ◆ CPLD (FLASH)
- ◆ FPGA (SRAM)




PAL



CPLD




FPGA



- Vhodno izhodni bloki
- Logični bloki
- Programabilne povezave



Logični blok



Načrtovanje vezij

- ◆ Vnos vezja (shema, VHDL)
 - Testiranje po delih ali v celoti
 - Generiranje testnih vektorjev
- ◆ Prevajanje in postavitev ter povezava vezja (avtomatsko!)
 - Testiranje
- ◆ Prenos na ciljni sistem
 - Testiranje

Po popravkih na vhodnem vezju se vse ostalo izvede avtomatsko. Različna preverjanja.

Prednosti FPGA

- ◆ Programiranje v vezju (nadgradnje)
- ◆ Dinamično prekonfiguriranje
- ◆ Testna vezja
- ◆ Kratek čas od zasnove do izdelka
- ◆ Enostavno spreminjanje

Primeri uporabe

- ◆ H8/532 -XC3042

Inkrementalni dajalnik, pwm, abs. daj. ...

- ◆ DSP -XC3090 x 2

Inkr. daj, pwm, komunikacije ...

- ◆ DSP2 -XCS40

Inkr. daj, pwm, kom., vhodi, izhodi, ad vm., ...

- ◆ IFATIS -XC2S300E